CPCI嵌入式系统电源
西南林学院 张晴晖 李俊荻 文菠 徐安排
1 引言
嵌入式系统应用于和通信领域。而这些系统运行速度，系统较复杂，常常集成大规模FPGA器件、DSP器件、DDR存储器以及接口电路。这对电源的输出电压值、功耗、电压、上电顺序以及电源完整提出的要求。这里介绍种基于CPCI的嵌入式单板计算机电源的设计方案。该设计主要应用于设备和车载设备。
2 系统电源需求分析与器件造型
图1为系统整体结构框图。该系统由CPU和与其相连的DDR储存器、PCI接口、时钟、电源、EBC总线以及外部接口电路组成。CPU采用AMCC公司的PowerPC 440EPx。
2．1 系统电源需求
该系统电源较复杂，有多达8种不同的电源电压值，其中5 V和3．3 V由CPCI机箱提供。5 V供给DC／DC器件降压以产生其他电源电压，同时给1553总线的变压器供电。3．3 V是系统主电源，包括USB PHY、时钟器件、FPGA和CPU以及PCI桥器件（PLX6466）的I／O部分等。其他电源电压都是由5V或3．3 V经电源器件降压得到。
表1、2分别为CPU和PCI桥器件的功耗需求，CPU器件对上电顺序没有要求。其中VDD 1．5 V是PPC440EPx的内核电压，SOVDD是CPU的DDR2接口电源；1．8 V为PCI桥的内核电压，VDDIO是PCI桥的接口电源。
该系统采用DDR2作为内存，使用4片Micron公司的MT47H64M16，容量为512 MB。每片DDR2器件的内核、接口和DLL的电源电压都是1．8 V，zui大电流为440 mA。另外需特别注意DDR2的VREF以及地址和信号的端口接电压VTT，其电压值都是0．9 V。其中，VREF对容差的要求严格（小于2％），不过其对电流的要求较小。而对VTT不有严格的容差要求，而且还要求其能在瞬间输出或吸收很大的电流。同时，VREF岍要随着VDD的变化而变化，VTT也要跟踪VREF的变化。通常的LDO难以完成这样的工作，必须采用的DDR端接电源器件。
该系统使用Spartan3型FPGA器件XC3S200实现1553收发器以及些接口电路的设计。该器件使用3个电压内核电压VCCINT（1．2 V），辅助电压VCCAUX（2．5 V）以及接口电压VCCO（3．3 V）。FPGA内部有上电复位电路，只有当这3个电源信号都达到各自门限电压，才释放该复位信号。因此，对这3个电源信号的上电顺序没有要求。不过，如果 VCCINT先于VCCAUX上电，则会在上电时额外增加几百毫安的瞬时电流。估计FPGA器件功耗可采用基于电子数据表的工具XPower Estimator（XPE）或在ISE下直接调用XPower。系统利用XPower软件估计出该设计功耗需求：VCCINT为50 mA，VCCAUX为10 mA。系统使用两片88E1111作为千兆以太网的PHY器件，该器件以2．5 V为砌电压（410 mA），1．0 V为内核电压（250 mA）。除上述集成电路外，系统还有诸如串行接口、USB接口、时钟等电路，但功耗都较低。从分析可知：1．5 V和1．8 V需要使用大功率的电源器件，DDR2的电源需要的电源器件，其他电压的功率要求较小。
2．2 电源器件选型
电源器件主要分为线稳压器和DC／DC转换器两大类型。LDO属于线稳压器主要应用于输人和输出压差较小的场合，其特点是：成本低、噪音低、静态电流小、需外接元件少，但其转换效率不是很，且输出电流般不是很大。DC／DC转换器的转换效率、输出大电流、静态电流小。但由于采用PWM，其开关噪音较大，成本也相对较。且外接电路较复杂，般都需外接开关管、电感及电容。许多 DC／DC将开关管集成到器件内部．因此只需外接电感和滤波电容。
根据电源器件的特点，以及对系统电源需求的分析，这两种类型的电源器件在该系统都得到使用。但为简化设计、便于批量生产和物料管理，该系统只使用3个不同型号的电源器件，分别是：LT3501、LDO器件TPS51100和TPS74801。其中，功耗需求较大的1．5 V和1．8 V电源电路采用LT3501实现；DDR2的端接电源和参考电源由器件TPS51100提供；系统的其他电源由TPS74801提供。
3 系统硬件电路设计
由于LDO电路简单及篇幅原因，这里重点讨论LT3501的电路设计，图2为LT3501的电路原理图。
3．1 参数配置
3．1．1 输出电压
输出电压值的选择较简单，由连接在VOUT和VFR间的2只电阻分压得到。其公式为：
图2中，分压电阻为2只为1％的电阻R680和R682（分别对应R1，R2），代入式（1），计算其输出电压VOUT=1．495 V。
